台積電3奈米卡關!業界揭3主因 背後策略一次看:其實是在替「它」鋪路
台積電3奈米新案卡關!業界分析3大主因,並直指背後策略其實是在替「2奈米」鋪路。圖/鏡週刊提供

台積電3奈米卡關!業界揭3主因 背後策略一次看:其實是在替「它」鋪路

mirror-daily-logo

2026/01/08 09:27:00

編輯:

許苡晴

台積電在先進製程領域的強勢表現,使其3奈米產能長期維持高檔。晶片業者透露,由於需求大幅超越供給,台積電今年除了調高3奈米報價外,也暫緩新案Kick-off。半導體業界分析,主因為訂單排程緊繃、現階段產能已達極限、短期擴產跟不上客戶需求暴增的速度。

策略性引導客戶轉向2奈米

業界指出,台積電暫緩3奈米新案啟動並非單純因產能吃緊,也帶有明確的策略考量,希望藉此促使客戶將新產品設計提前轉向2奈米先進製程。由於2奈米在成本結構更具優勢,且在原子層沉積(ALD)等關鍵技術協助下,極紫外光(EUV)曝光層數並未大幅增加,製程價值開始轉移至材料端,進而推升中砂、昇陽半、宇川精材等供應鏈角色的重要性。

3奈米產能滿檔 先進客戶全面卡位

台積電3奈米家族雖涵蓋多種版本,但現階段產能已被AI GPU、雲端資料中心ASIC與高階行動處理器等主要客戶完全占滿。短期內擴產速度難以追上需求湧入,使得台積電選擇暫緩新專案開發。晶片業者透露,台積電同時鼓勵仍處於產品規畫初期的客戶,優先考慮導入2奈米,以利後續量產流程與成本配置。

2奈米量產展開 報價調整但不如外界預期

台積電2奈米製程已正式啟動量產,首波主要客戶包括:蘋果、高通、聯發科等手機晶片大廠。晶片業者指出,2奈米實際每片報價並未如市場傳言突破3萬美元(折合台幣約94萬2千元),但相較N3P確實有明顯上調。不過,憑藉大小晶片拆分架構(chiplet)與龐大出貨規模攤提,處理器SoC在整體智慧型手機BOM(物料清單)成本中,並非推升終端售價的主因。

製程成本結構改善 2奈米成關鍵轉折

業界分析,2奈米將成為台積電先進製程布局的重要轉捩點。此節點首次導入奈米片(Nanosheet)電晶體架構,在效能、功耗與晶體管密度表現上均具顯著進步。同時,受惠於ALD等高階製程提升,EUV曝光層數未出現大幅跳升,使得單位晶片的製造成本更具競爭力。這些因素也成為台積電積極推動客戶轉進2奈米的重要籌碼。

GAAFET技術挑戰提升 ALD成關鍵工序

半導體業者表示,GAAFET技術讓晶圓製造從平面結構躍升至立體堆疊,製程難度呈倍數攀升。業界須突破矽、鍺交替疊層的外延成長、高深寬比蝕刻,以及原子級ALD閘極包覆等一系列關鍵技術門檻。其中,ALD必須在懸浮結構周圍形成均勻且無缺陷的高介電層與金屬閘極,對沉積一致性提出近乎極限的工藝要求。

延伸閱讀