西門子宣布深化與台積電（2330）合作，雙方將進一步把人工智慧（AI）導入半導體設計流程，透過AI代理（AI Agent）自動化部分電子設計自動化（EDA）工作，協助工程師提升設計效率、縮短開發週期。
此次合作的一大亮點，是雙方共同開發AI驅動的設計規則檢查（DRC）違規修正流程。AI代理可在數位IC及客製化IC設計過程中，自動識別、分析並協助修正DRC違規，減少工程師反覆進行人工除錯的時間，進一步縮短晶片從設計到投片（Tape-out）的時程。
這套AI工作流程由西門子的Calibre軟體提供支援，並與Aprisa及Solido等EDA工具整合，讓AI代理能夠針對複雜的多步驟設計任務進行推理，協調不同EDA工具執行工作，並持續驗證及改善設計結果。
西門子表示，雙方將透過旗下Fuse EDA AI System與Fuse EDA AI Agent，推動AI驅動的半導體設計。相關AI代理可支援自主執行、長時間運作及自主驗證的EDA工作流程，目標是將更多重複且耗時的工程工作自動化。
其中，AI驅動的DRC違規修正流程，是此次合作的重要應用之一。該流程結合Calibre、Aprisa AI及Solido Fuse技術，並以Calibre Check Assist為基礎，在DRC除錯過程中提供符合設計情境的指引與設計規則資訊，協助工程師更快找出問題並完成修正。
除了DRC除錯外，雙方也將AI導入佈局繞線（Place-and-Route）及數位實作流程，透過AI自動處理重複性工作，並利用具備半導體設計專業知識的AI工具協助設計收斂。
西門子數位工業軟體EDA IC產品事業部執行副總裁Ankur Gupta表示，透過結合西門子EDA產品與台積電的先進製程及封裝技術，雙方將協助客戶提升生產力、加快設計速度，並在先進製程節點上推動AI驅動的半導體創新。
台積電生態系暨聯盟管理處處長Aveek Sarkar則表示，隨著半導體設計複雜度持續提高，AI可望進一步提升工程師的生產力與設計效率。台積電將與西門子等開放創新平台（OIP）合作夥伴持續把AI導入設計流程，協助客戶運用台積電的先進製程與封裝技術。
持續支援3DFabric、3D IC設計
在先進封裝方面，西門子與台積電也將持續深化TSMC 3DFabric技術合作，推動3D IC設計與驗證。
西門子表示，Calibre 3DStack Advanced已提供多機支援，可執行小晶片（Chiplet）間的天線效應驗證，並支援TSMC-SoIC晶圓級3D IC堆疊技術；雙方目前也正推進CoWoS-L支援認證，以因應日益複雜的3D IC設計需求。
此外，西門子的Solido Simulation Suite、Calibre xACT及Calibre 3DThermal，也持續支援雙方在3D IC、多物理場設計及矽光子等領域的合作。
其中，Calibre 3DThermal除了取得TSMC 3DFabric技術的靜態與暫態熱分析認證，也已取得TSMC A16靜態與暫態熱分析認證，並支援系統級晶圓熱分析參考流程。雙方目前也持續推進TSMC-COUPE（Compact Universal Photonic Engine）相關參考流程。
在3D IC設計流程方面，雙方也持續完善3Dblox支援，並與共同客戶進行晶片與封裝協同設計。此外，西門子與台積電正開發由預先模擬驅動的Die-to-Die自動繞線功能，透過Aprisa協助設計人員產生符合訊號完整性要求的繞線配置。
A14、N2P等先進製程持續認證
製程技術方面，西門子與台積電也持續進行先進製程認證與設計支援。
目前，西門子的Calibre nmDRC、Calibre nmLVS、Calibre xACT及Calibre PERC已取得台積電A14製程節點認證；Solido Simulation Suite則取得TSMC N3C、A16及A14製程的SPICE精準度認證，可支援類比、射頻及記憶體設計驗證。
此外，西門子mPower已取得TSMC N2P數位與類比設計，以及N3C類比設計的電晶體層級IR壓降與電遷移（EM）分析認證。雙方也將持續開發N2、N3製程相關的EM及IR壓降客製化設計參考流程。
至於A14製程，Aprisa及mPower Analog的相關認證工作目前也正在進行中。
整體而言，西門子與台積電此次合作不僅聚焦AI代理自動化晶片設計流程，也同步擴大在3D IC、先進封裝、矽光子及A14、N2等先進製程的EDA工具支援，進一步強化從晶片設計、驗證到投片的自動化能力。
