市場近期傳出第二代ASIC設計及Tape-out可能延後，是否影響量產時程。聯發科副董事長暨執行長蔡力行回應，這款高階AI加速器採用多晶粒（Multi-die）設計，其中已有數個晶粒完成Tape-out，另一顆尺寸更大、設計更複雜的晶粒，也將按照計畫完成。
蔡力行說明，由於大型晶粒複雜度更高，Tape-out時間會比其他晶粒晚約2至3週，但整體開發仍符合原訂進度。他強調，聯發科與客戶及合作夥伴密切協作，對目前專案進展相當滿意。
至於第二代ASIC的先進封裝選擇，蔡力行指出，聯發科目前將美國IDM的封裝製程列為「絕對第一優先」，將與IDM合作夥伴、基板供應商共同改善良率。
外界推測，美國IDM夥伴正是英特爾，而封裝技術採用的就是EMIB-T。
蔡力行表示，團隊已明確掌握數項關鍵問題及改善方向，相信只要解決其中2至3項主要問題，良率便有機會快速提升。目前聯發科也與日本及台灣供應商合作，對第二代ASIC成功量產具有高度信心。
根據聯發科規劃，第二代AI ASIC將於2028年第一季量產，透過更先進的晶片設計與封裝技術，實現數倍的每瓦效能提升，並大幅降低客戶整體擁有成本（TCO）。
